PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-182198

(43)Date of publication of application: 08.08.1991

(51)Int.Cl.

H04Q 9/00

(21)Application number: 01-320850

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


11.12.1989

(72)Inventor: HATANO MASAHIRO

(54) DATA TRANSMISSION SYSTEM

(57)Abstract:

PURPOSE: To accelerate the speed of an initial setting at the start of a system and to make the parameter maintenance concerning the analog input of each slave station by storing an initial setting data including a parameter concerning the analog input of each slave station to the non-volatile memory of the main station. CONSTITUTION: A non-volative memory 14 of a semiconductor memory storing the initial set data of respective slave stations 2a-2n including the parameter concerning the analog input of the respective slave stations 2a-2b, is provided on a main station 1. Also, a CPU 12 to execute the control of this non-volatile memory 4 and a transmission control part 11 is provided. And, this initial setting means is realized by the CPU 12 and a memory part. Thus, the necessity to input the parameter concerning the analog input of slave stations 2a-2n is eliminated and the maintenance is facilitated and the time necessary for the initial setting to the respective slave stations at the start of the system can be shortened.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(p. 683, left column, line 45 through p. 684, right column, line 15)

Next, the operation is explained. Initial setting data of each of the slave stations 2a through 2n including parameters concerning analogue input for each of the slave stations 2a through 2n is input to the master station 1 by using a terminal device (not shown). Then, it is stored in the non-volatile memory 14 of the master station 1. When the master station 1 is powered on, initial setting data of its own station is written into the shared memory 116 by the CPU 12, and the CPU 111 of the transmission control unit 1 retrieves the data and performs initial setting of the transmission control unit 11 (Step ST11). Next, the initial setting data of each of the slave stations 2a through 2n is retrieved from the non-volatile memory 4 and written into the shared memory 116, so as to introduce each of the slave stations 2a through 2n into the system. Then, the CPU 111 retrieves the data from the shared memory 116, and transmits the data sequentially to the transmission channel 4 via the transmission controller 114 and the driver/receiver 115 (Step ST 12). Each of the slave stations 2a through 2n receives the initial setting data to its own station and performs initialization of own station. Thus, each of the slave stations 2a through 2n is introduced into the system.


When data to be transmitted to each of the slave stations 2a through 2n exists in the master station 1, the CPU 12 writes transmission data into the shared memory 116. Then, the CPU 111 of the transmission control unit 11 once stores the data into the RAM 113. The CPU 111 retrieves the data from the RAM 113 and transmits to the transmission channel 4 via the transmission controller 114 and the driver/receiver 115 (Step SP14, ST15) when it gets the timing to access the slave stations 2a through 2n that transmit the data. At the time, if there is no data to transmit, only a polling signal is transmitted (Step ST16).

When the transmission control units 31 in the slave stations 2a through 2n receive the transmission data or the polling signal transmitted from the master station 1, the slave stations 2a through 2n transmit the data input from the external device 34 to the master station 1. The master station 1 receives the data via the driver/receiver 115 and the transmission controller 114, and once stores the data in the RAM 113. Then, the CPU 111 of the transmission control unit 11 writes the data in the RAM 113 into the shared memory 116. The CPU 12 retrieves the data from the shared memory 116. Thus, field data accumulated at the slave stations 2a through 2n is received by the CPU 12 (Steps ST17, ST18 and ST20).

Then, when a failure occurs in a certain slave station 2a to 2n, for example, in the slave station 2a, the slave station 2a is separated from the system. The CPU 12 learns this through the transmission control unit 11, and presents an alarm display to the external device 15 (Steps ST 13 and ST22). When an operator recognizes this alarm display and

performs a prescribed confirmation operation, the CPU 12 provides a transmission direction of a restart command to the transmission control unit 11, and the transmission control unit 11 transmits the restart command to the transmission channel 4 (Steps ST 23 and ST24). The restart command functions repeatedly until the slave station 2a wherein the failure occurs transmits an initialization request response. The initialization request response is transmitted when the failure in the slave station 2a is recovered, and the slave station 2a receives the restart command. Then, the CPU 12 receives the response via the transmission control unit 11, writes the initial setting data of the slave station 2a stored in the non-volatile 14 into the shared memory 116, and let it transmitted to the transmission control unit 11 (Step ST25).

特開平3-182198(6)



(j)

31分15 構成としては、端末: 窓旧袋に初期北震 レスポンスを出てまで、 立上コマント送去を南

⑩日本国特許庁(JP)

1D 特許出願公開

⑫ 公 開 特 許 公 報 (A)

平3-182198

Sint. Cl. 5
H 04 Q 9/00

識別記号 311 H 庁内整理番号 7060-5K ❸公開 平成3年(1991)8月8日

審査請求 未請求 請求項の数 1 (全8頁)

59発明の名称 ₹

データ伝送システム

②特 願 平1-320850

20出 願 平1(1989)12月11日

⑩発明者 畑野

征弘

長崎県長崎市丸尾町 6 番14号 三菱電機株式会社長崎製作

所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

19代理 人 弁理士 田澤 博昭

外2名

明 細 有

1. 発明の名称

データ伝送システム

2. 特許請求の範囲

3.--発明の詳細を説明-

〔産業上の利用分野〕

この発明は、アナログ入力を扱う各従局の初期

設定データの設定を効率的に行うことができるデータ伝送システムに関するものである。

〔従来の技術〕

第5図は例えば特公平1-29464号公報に示された従来のデータ伝送システムを示す構成図である。第5図において、1 a は各従局 21a.…からフィールドデータを収集する集中監視装置(主局)、1 1 は伝送路 4 とデータの投受を行う伝送制御部、1 3 はデータを格納するメモリ部、1 6 は外部から各種情報を受け取る入力部、3 1 は伝送路 4 とデータの投受を行う従局 21a の伝送路 4 とデータの投受を行う従局 21a の伝送路 3 2a は従局 21a の制御部、3 3 は従局 21 a のメモリ部、3 5 は外部からフィールドデータを受ける入出力部である。また、第6 図はデータ伝送の様子を示すタイミンク図である。

次に動作について説明する。まず、主局1 a で各従局21a · · · の動作条件を設定し、その動作条件を各従局21a · · · · に対して送出する(第6図① ~ ③)。そして、主局1 a は各従局21a · · · · にポーリング信号(POL)を送出し(第6図④ ~ ⑥)、

これに応じて各従局 2 1 a · · · · は、各従局 2 1 a · · · · が管理している外部機器(図示せず)の状態等を 示すフィールドデータを、伝送制御部 3 1 を用い て主局 1 a に送出する。動作中に、ある従局 21 a が停電等により動作条件の再設定が必要となった 場合には、ボーリング信号に応じて設定要求信号 を主局 1 a に送出する(第 6 図 ⑦)。そして、主 局 1 a は従局 21 a に再度動作条件を送出する。

第7回は従来のデータ伝送システムをさらに詳細に示したものである。第7回において、12aは制御部(以下、CPUという。)、13はプロクラムかよびデータを格納するメモリ郡を格納したでするが、14は自身の外部機器15に関するパラメータを格納したではおいて、32なりに、各従局21a~21nに対して、32なけである。そして、各従局21a~21nに対して、32なけであるメモリ郡、34は従帰21aとデータを格納するメモリ郡、35は外部機器34とデータのやりとりを行う入出力部、36はアナログ入出力用のパラメータを格納する不揮発性メ

で各従局 21a~21n に動作条件を送出する(ステ ップST32)。この後は、各従局21a~21n に送 るべきデータがあれば、そのデータを、動作条件 を送出した場合と同様な動作を行って送出する (ステップ ST34 · ST35)。送るべきデータが なければ、ポーリング送信のみ行う(ステップST 3 6)。そして、各従局 21a~21a からデータを 受信したら(ステップST37)、伝送制御部11 の CPU 111 はとのデータを共有メモリ 116 に書き 込む。そして、CPU 12a はこの共有メモリ 116 か らデータを受け取る(ステップST3B)。たむ、 任意の従局 21a~21n から動作条件の設定要求信 号を受けた場合には (ステップ ST33)、CPU 12a. は共有メモリ118を介してその信号を入手し、そ… の信号に応じて、該当する従局 21a~21n の動作 条件を共有メモリ116 に書き込み、伝送制御部11 に送信させる(ステップST39)。

第10回は各従局 21 a ~ 21 n の入出力部 3 5 の アナログ入力を処理する部分を示したものである。 第10回において、 351 は外部機器 3 4 が出力し モリである。また、第8回は伝送制御部11の構成をさらに詳細に示したもので、第8回において、111は伝送制御部11のCPU、112はブログラムを格納したROM、113はデータが格納されるRAM、114は伝送制御を行う伝送コントローラ、115は伝送路4と接続するためのドライバ/レシーパ、116はCPU12aとデータの交換を行うための共有メモリ、117はパスインタフェースである。

次に主局1 a の動作について第9回に示したフローチャートを参照して説明する。動作開始にには、CPU12a が共有メモリ 115 に初期設定データを書き込む。伝送制御部 1 1 のでPU111 はパスマンタフェース 117 を介してのデータを読みテって、伝送制御部 1 1 の初期設定を行う(ステップ 5 T 3 1)。次に、CPU12a はキーボード 1 ステッカ スカされた各従局 21a~21n の動作条件をよる。大り 116 に書き込む。すると、CPU111 はこのでデータを読み取ってRAM113 に格納する。そして、F RAM113 内のデータを伝送コントローラ 114 は所定のタイミン

たアナログ信号を入力する演算増幅器、 352 は複数の演算増幅器 351 の出力を顧次選択するアナログスキャナ、 353 はアナログスキャナ 352 の出力を増幅するプログラマブルグインコントローラ (PGC) である。 なお、演算増幅器 351 の増幅率は「1」である。 354 は PGC 353 の出力をディジタル変換する A ー D コンパータ、 355a は入出力部 35 の制御部、 356 は CPU 32a とデータ交換するための共有メモリ、 357 はバスインタフェースである。

次にとの入出力部 3 5 の動作について説明する。 PGC 353 の各アナログ入力に応じた増幅率や A ー Dコンパータ 354 に関するパラメータは、あらか じめ不揮発性メモリ 3 6 に格納されている。そし て、CPU 32a の制御の下に、との不揮発性メモリ 3 6 のパラメータは共有メモリ 356 を介して入出 力部 3 5 の制御部 355a に伝えられる。制御部 355a ーは、アナログスキャナ 352 を顧 次 切接えてアナロ グ入力を通過させ、PGC 353 の ゲインをその入力 に対応して所定値に設定し、 A ー D コンパータ 354 の量子化ステップを設定する等の処理を行う。 との結果、アナログ入力は所定のスケール変換を 施されたディジタル値となり、とのディジタル値 は共有メモリ 356 を介して CPU 32a 側に送られる。 そして、 CPU 32a は主局 1 a のポーリング信号に 応じて、とのディジタル値を主局 1 a に送出する。 〔発明が解決しようとする課題〕

従来のデータ伝送システムは以上のように構成されているので、主局1mの立上げ時にキーボード17を使用して、あるいは外部の初期設定データ等から自動で各従局 21m~21mの初期立上だけれるらず、システムの立たではあります。また、バラメータは不輝発性メモリ36に格納されているかいたのでは、アナログ人のではあるのがあるというで、では、アメータの初期入力作業や変更作業を行わないに、アメータの初期入力作業にも長時間を要するという課題があった。

この発明は上記のような課題を解消するために なされたもので、システムの立上げをより迅速に

以下、この発明の一実施例を図について説明する。第1図において、14は各従局2a~2nのアナログ入力に関するパラメータを含む各従身2a~2nの初期設定データを格納した半導性メモリの不揮発性メモリ、12はこのでである。を終めてはである。その他のである。そのでは同一である。そのではない。また、第2図はまりの一つのではのでは、各様はない。また、第2図は主局1の動作を示すフローチャートである。

次に動作について説明する。各従局2a~2nの アナログ入力に関するパラメータを含む各従局2a ~2.n.の初期設定データは端末器(図示せず)を 一用いて主局1に入力される。そして、主局1の不 揮発性メモリ14に格納される。主局1の電源投 入時には、CPU12から自局の初期設定データが

The transfer the transfer of the

行えるとともに、アナログ入力に関するパラメータの入力や変更が容易に行えるデータ伝送システムを得ることを目的とする。

〔課題を解決するための手段〕

〔作用〕

この発明における主局の不揮発性メモリは、各 従局のアナログ入力に関するパラメータを含む初 期設定データを格納しているので、システム立上 け時の各従局に対する初期設定を高速化させると ともに、各従局のアナログ入力に関するパラメー タの保守を容易化させる。

共有メモリ 116 に書き込まれ、伝送制御部 1 1 の CPU 111 はそのデータを読み出して伝送制御部 11 の初期設定を行う(ステップ ST 1 1)。 続いて、各従局 2 a ~ 2 n を システムに参入させるために、各従局 2 a ~ 2 n の初期設定データを不揮発性メモリ 1 1 6 に書き込む。 すると、CPU 111 は共有メモリ 116 に書きるのデータを読み出して、伝送コントローラ 114 からで・クを読み出して、伝送コントローラ 114 からデータを読み出して、伝送コントローラ 114 から ドライバ/レシーバ 115 を介して、順局 2 a ~ 2 n は、自局宛ての初期設定データを受け取って、自局の初期化を行う。このようにして、各従局 2 a ~ 2 n はシステムに参入する。

主局 1 において、各従局 2 a ~ 2 n に送信すべき データがある場合には、CPU 1 2 は送信データを 共有メモリ 116 に書き込む。そして、伝送制御部 1 1 の CPU 111 はそのデータを一旦 RAM 113 に格 納する。CPU 111 は、そのデータを送る従局 2 a ~ 2 n にアクセスするタイミングとなったら、そ のデータを RAM 113 から読み出して伝送コントロ ー ラ 114 およびドライバ/レシーバ 115 を介して 伝送路 4 に送出する (ステップ ST 1 4・ST 1 5)。 その時、送るべきデータがなければ、ポーリング 信号のみ送出する (ステップ ST 1 6)。

従局2a~2nの伝送制御部31で、主局1から送信されてきた送信データまたはポーリング信号を受け取った時には、従局2a~2nは外部機器34から入力したデータを主局1に対して送信する。主局1では、そのデータをドライバ/レシーパ115かよび伝送コントローラ114を介して受け取り、一旦RAM113に格納する。そして、伝送制御部11のCPU111はRAM113内のデータを共有メモリ116に書き込む。CPU12は共有メモリ116からそのデータを眺み出す。このようにして呼び取られる(ステップST17.ST18.ST20)。

そして、ある従局 2 a ~ 2 n 、 例えば従局 2 m に 障害が発生すると、その従局 2 m はシステムから 分能するととになる。 CPU 1 2 は伝送制御部 1 1 を通じてこれを知り、所定の障害処理を行った後

書処理動作へ移行する途中で初期化要求レスポンスを受ける場合がある。 この場合には、初期化要求をどの時点で受け付けるかによって、障害処理動作へ移行するか、移行を中断して初期化要求に応じた処理を行うかの裁定が必要となり、制御プログラムは複雑になってしまり。

に外部機器 1 5 に警報表示を行う(ステップST 13、ST22)。オペレータがこの書報表示を認識 して、所定の確認操作を行うと、CPU12は伝送 制御部11に再立上げコマンドの送信指示を与え、 伝送制御部11は再立上げコマンドを伝送路4に 送出する(ステップ ST 23 · ST 24)。 再立上げ コマンドは障害が発生した従局 2 aが初期化要求 レスポンスを送出するまで繰り返して行う。そし て、従局2aの障害が復旧し、従局2aが再立上 げコマントを受信すると初期化要求レスポンスを 送出する。すると、CPU12は伝送制御部11を 介してこのレスポンスを受け取って、不揮発性メ モリ14に格納されている従局2aの初期設定デ ータを共有メモリ 11.6 に書き込んで、伝送制御部 11に送出させる(ステップST25)。とのよう に、主局1主導で従局28をシステムに再参入さ せる方が、従来の場合よりも、主局1における制 御ブログラムを簡略化することができる。つまり、 従来の場合では、従局2mから任意の時期に初期 化要求レスポンスを送出できるので、主局1が輝

は、このデータを受け取って、バスインタフェース 357 および共有メモリ 356 を介して入出力部 35 の制御部 355 に与える。こうして、従局 2 a ~ 2 n にかいてアナログ入力に関するパラメータが更新されたことになる。

一方、パラメータは従局 2 a ~ 2 n でも従来の場合と同様に変更可能である。従局 2 a ~ 2 n にかいて端末器(図示せず)を使用してパラメータの変更を行った場合には、従局 2 a ~ 2 n の CPU 3 2 は変更後のパラメータをメモリ部 3 3 から読み出して、フィールドデータを送出した場合と同様に主局1 に送出する。

主局1はこれを受信して、不揮発性メモリ14 _の書き換え処理を行う(第3図のステップST21)。

なお、上記実施例において、各従局2a~2nの 初期設定データは不揮発性メモリに格納されてい るが、不例の事態により不揮発性メモリの内容が 破壊された場合を考慮して、端末器によってその 内容を外部補助メモリに保存しておいてもよい。

また、上記実施例では端末器によって主局1に

特開平3-182198(5)

初期設定データを入力するようにしたが、主局1 にICカードインタフェースを設けて、初期設定 データをICカードに保存しておき、初期設定時 のみそのICカードを使用するようにすれば、よ り容易に初期設定データの入力と保存とを行っま とができる。そして、ICカードを主局1に常備 するようにすれば、従局2a~2nからの初期化要 求にもこのICカードで応じることができ、不輝 発性メモリ14は不要となる。

[発明の効果]

システム立上げ時の各従局に対する初期設定に要 する時間を短縮できるものが得られる効果がある。 4. 図面の簡単な説明


第1図はこの発明の一実施例によるデータ伝送 システムを示す構成図は第1図は第1図に示すが の、第2図は第1図図は第1回図は第1回図は第元すりの図は第1回図図のが が表示するでは、第2回図図のが が表示するののでは、第3回図図のではは、第3回図図図図図図図図図図図図図図図図図図図図図図図図ので ・ 第3回図図図図図図図図図ので ・ 第4回図図図図図図図図図ので ・ 第5回図図図図図図図図図ので ・ 第5回図図図図図図図図図図図ので ・ 第5回図図図図図図図図図ので ・ 第5回図図図図図図図図図ので ・ 第5回図図図図図図図図ので ・ 第5回図図図図図図図図図図ので ・ 第5回図図図図図ので ・ 第5回のの ・ 第5回の ・ 第

1 は主局(集中監視装置)、1 1 は伝送制御部、1 2 はCPU、1 4 は不揮発性メモリ、2 a ~ 2 n は従局、3 2 は CPU、3 4 は外部機器、3 5 は入出力部、4 は伝送路。

なお、図中、同一符号は同一、または相当部分


を示す。








特開平3-182198(6)















.特開平3-182198(フ)









特開平3-182198(8)

手続補正書(自発)

平成 2.3.15 時間 年 月 日

特許庁長官殿

1. 事件の表示

適

特級昭- 特級平1-320850号

2. 発明の名称

データ伝送システム

3. 補正をする者

事件との関係 特許出願人

住所 耳

東京都千代田区丸の内二丁目2番3号

名 称 (601)三要電機株式会社

代表者 忠 岐 守 哉

4. 代 理 人 鄭仮番号 105

住 所

平京都港区西新橋1丁目4番10号

第3森ピル3階

氏 名 (6647)弁理士 田 澤 博 昭

電話 03(591)5095番

5. 捕正の対象

明細書の発明の詳細な説明の櫛

方式 関



6. 補正の内容

明細書第3頁第9行から同頁第10行に「第7 図は従来のデータ伝送システムをさらに詳細に示したものである。」とあるのを「第7図は従来のデータ伝送システムの他の実施例を詳細に示したものである。」と補正する。

以 上。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS	
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	
☐ FADED TEXT OR DRAWING	
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	•
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
LINES OR MARKS ON ORIGINAL DOCUMENT	
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.